# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-134878

(43)Date of publication of application: 21.05.1999

(51)Int.CI.

G11C 16/02

(21)Application number: 09-295419

(71)Applicant: TOSHIBA MICROELECTRONICS

CORP

**TOSHIBA CORP** 

(22)Date of filing:

28.10.1997


(72)Inventor: IWAHASHI HIROSHI

## (54) NONVOLATILE SEMICONDUCTOR MEMORY

## (57) Abstract:

PROBLEM TO BE SOLVED: To provide a nonvolatile semiconductor memory which possibly reduces the difference between the read speeds or read margins suited to selected memory cells.

SOLUTION: The memory comprises sense amplifiers 1A, 1B, 2A, 2B, 3A, 3B for comparing column line potentials with reference potentials 1A, 1B, 2A, 2B, 3A, 3B to read data from memory cells which store data of bits to column lines by varying the amt. of charges stored in floating gates, thereby detecting the cell data and switch circuits SW1, SW2 for switching and feeding the reference potentials to the sense amplifiers at a normal read time and verify read time.



## LEGAL STATUS

[Date of request for examination]

26.09.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3417817

[Date of registration]

11.04.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

## (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出國公園番号

## 特開平11-134878

(43)公開日 平成11年(1999)5月21日

(51) Int.Cl.4

證別記号

G11C 16/02

FΙ

G11C 17/00

611A

613

641


## 密査翻求 未翻求 翻求項の数10 OL (全 19 頁)

(21)出顧番号	特頭平9-295419	(71)出願人	000221199
			東芝マイクロエレクトロニクス株式会社
(22)出願日	平成9年(1997)10月28日		神奈川県川崎市川崎区ए前本町25番地1
		(71)出廢人	000003078
			株式会社東芝
			神奈川県川岡市幸区堀川叮72番地
		(72)発明者	岩松 弘
			神奈川県川崎市川崎区欧前本町25番地1
			東芝マイクロエレクトロニクス株式会社内
		(74)代理人	弁理十 鈴江 武彦 (外6名)

## (54) 【発明の名称】 不揮発性半導体メモリ

### (57) 【要約】

- ·【課題】 選択されたメモリセルに応じた読み出し速度 の違いや読み出しマージンの違いをできるだけ小さくし 得る不揮発性半導体メモリを提供する。
- ・【解決手段】 浮遊ゲートに蓄えられた電荷の量を異ならせることで複数ビットのデータを記憶するメモリセルから列線へデータを読み出すために列線電位を複数の基準電位(1 A、1 B、2 A、2 B、3 A、3 B)と比較してセルデータを検出する複数のセンスアンプ(1 A、1 B、2 A、2 B、3 A、3 B)と、センスアンプに供給する基準電位を通常読み出し時とベリファイ読み出し時とで切り換え供給するスイッチ回路(SW1、SW2)とを具備する。



1

- ・【特許請求の範囲】
- ・【請求項1】 行線と、

列線と、

前記列線に接続されるドレイン、ソース、浮遊ゲートおよび前記行線に接続される制御ゲートを有し、前記浮遊ゲートに蓄えられた電荷の量を異ならせることで複数ビットのデータを記憶するメモリセルと、

前記メモリセルからのデータの読み出し時に複数の基準 電位と前記列線の電位とを比較して前記メモリセルに記 憶されたデータを検出するセンスアンプと、

前記メモリセルへのデータの書き込み、この書き込み後の前記浮遊ゲートの電荷の蓄積状態をチェックするためのベリファイ読み出し、このベリファイ読み出しによって所望のデータが書き込まれたと判断した時には書き込みを終了し、前記ベリファイ読み出しによって所望のデータが書き込まれていないと判断した時には所望のデータが書き込まれたと判断するまで前記書き込みと前記ベリファイ読み出しとを繰り返し行うように制御するプログラム手段とを具備し、

前記センスアンプは、複数の基準電位として、第1の基準電位、第2の基準電位、第3の基準電位、第4の基準電位、第5の基準電位、第6の基準電位の順で順次電位が高く設定された少なくとも6つの基準電位を用い、通常の読み出し時は、前記列線の電位が、前記第2の基

理常の読み出し時は、前記列線の電位が、前記第2の基準電位よりも低いか、前記第1の基準電位と前記第4の基準電位との間にあるか、前記第3の基準電位と前記第6の基準電位との間にあるか、前記第5の基準電位よりも高いかを検出することによってデータを読み出し、

前記ベリファイ読み出しの時は、前記列線の電位が、前記第2の基準電位と前記第3の基準電位との間にあるか、前記第4の基準電位と前記第5の基準電位との間にあるか、前記第6の基準電位よりも高いかを検出することによってデータを読み出すことを特徴とする不揮発性半導体メモリ。

·【請求項2】 請求項1記載の不揮発性半導体メモリにおいて、

前記センスアンプで用いる基準電位は、スイッチング手段によって前記通常の読み出し時と前記ペリファイ読み出し時とに応じて切り替え供給されることを特徴とする 不揮発性半導体メモリ。

【請求項3】 行線と、

列線と、

前記列線に接続されるドレイン、ソース、浮遊ゲートおよび前記行線に接続される制御ゲートを有し、前記浮遊ゲートに蓄えられた電荷の量を異ならせることで複数ビットのデータを記憶するメモリセルと、

前記メモリセルからのデータの読み出し時に複数の基準電位と前記列線の電位とを比較して前記メモリセルに記憶されたデータを検出するセンスアンプと、

前記メモリセルへのデータの書き込み、この書き込み後 50

2

の前記浮遊ゲートの電荷の蓄積状態をチェックするためのペリファイ読み出し、このペリファイ読み出しによって所望のデータが書き込まれたと判断した時には書き込みを終了し、前記ペリファイ読み出しによって所望のデータが書き込まれていないと判断した時には所望のデータが書き込まれたと判断するまで前記書き込みと前記ペリファイ読み出しとを繰り返し行うプログラム手段とを具備し、

前記センスアンプは、複数の基準電位として、第1の基準電位、第2の基準電位、第3の基準電位、第4の基準電位、第5の基準電位、第6の基準電位の順で順次電位が高く設定された少なくとも6つの基準電位と、前記第1の基準電位と第2の基準電位の間の電位に設定された第7の基準電位と、前記第3の基準電位と第4の基準電位の間の電位に設定された第8の基準電位と、前記第5の基準電位と第6の基準電位の間の電位に設定された第9の基準電位とを用い、

通常の読み出し時は、前記列線の電位が、前記第2の基準電位よりも低いか、前記第1の基準電位と前記第4の基準電位との間にあるか、前記第3の基準電位と前記第6の基準電位との間にあるか、前記第5の基準電位よりも高いかを検出することによってデータを読み出し、前記第7の基準電位と前記第8の基準電位との間にあるか、前記第8の基準電位と前記第9の基準電位との間にあるか、前記第9の基準電位よりも高いかを検出することによってデータを読み出すことを特徴とする不揮発性半導体メモリ。

【請求項4】 行線と、

30 列線と、

前記列線に接続されるドレイン、ソース、浮遊ゲートおよび前記行線に接続される制御ゲートを有し、前記浮遊ゲートに蓄えられた電荷の量を異ならせることで複数ビットのデータを記憶するメモリセルと、

前記メモリセルからのデータの読み出し時に複数の基準 電位と前記列線の電位とを比較して前記メモリセルに記 憶されたデータを検出するセンスアンプと、

前記メモリセルへのデータの書き込み、この書き込み後の前記浮遊ゲートの電荷の蓄積状態をチェックするためのペリファイ読み出し、このペリファイ読み出しによって所望のデータが書き込まれたと判断した時には断望のデータが書き込まれていないと判断した時には所望のデータが書き込まれたと判断するまで前記書き込みと前記ペリファイ読み出しとを繰り返し行うプログラム手段とを具備し、

前記センスアンプは、複数の基準電位として、第1の基準電位、前記第1の基準電位よりも高い少なくとも2つの基準電位、前記少なくとも2つの基準電位よりも高い第2の基準電位の少なくとも4つの基準電位を用い、

通常の読み出し時は、前記列線の電位が、第1の基準電位よりも低いか、前記第1の基準電位よりも高い少なくとも2つの基準電位同士の間にあるか、前記第2の基準電位よりも高いかを検出することによってデータを読み出し、

前記ベリファイ読み出しの時は、前記少なくとも二つの 基準電位の低い方の基準電位よりも低い電位の基準電位 と前記少なくとも二つの基準電位の高い方の基準電位よ りも高い電位の基準電位との間にあるか、前記第2の基 準電位よりも低い電位の基準電位よりも高いかを検出す ることによってデータを読み出すことを特徴とする不揮 発性半導体メモリ。

·【請求項5】 請求項4記哉の不揮発性半導体メモリにおいて、

前記センスアンプは、通常の読み出し時および前記ベリ ファイ読み出し時において同一のものが使用され、

前記基準電位は、電源電位と接地電位との間に直列に接 続された負荷トランジスタおよび前記メモリセルと等価 なトランジスタとの接続点から供給され、

前記メモリセルの浮遊ゲートに対応する前記メモリセルと等価なドランジスタのゲート電極には、前記通常の読み出し時と前記ペリファイ読み出し時とで異なる電位がスイッチング手段を介して供給されることを特徴とする不揮発性半導体メモリ。

【請求項6】 行線と、

#### 列線と、

前記列線に接続されるドレイン、ソース、浮遊ゲートおよび前記行線に接続される制御ゲートを有し、前記浮遊ゲートに蓄えられた電荷の量を異ならせることで複数ビットのデータを記憶するメモリセルと、

前記メモリセルからのデータの読み出し時に複数の基準 電位と前記列線の電位とを比較して前記メモリセルに記 憶されたデータを検出するセンスアンプと、

前記センスアンプに供給される前記複数の基準電位を当該不揮発性半導体メモリの製造後に所定の電位に設定するための電位設定手段とを具備したことを特徴とする不揮発性半導体メモリ。

·【請求項7】 請求項6記裁の不揮発性半導体メモリにおいて、

前記複数の基準電位は複数組用意され、

前記電位設定手段は、前記複数組の内の所定の一つの組 を選択して前記センスアンプに供給するように制御する ことを特徴とする不揮発性半導体メモリ。

・【請求項8】 行線と、

#### 列線と、

前記行線にゲートが接続され、前記列線にドレインが接続されるメモリセルと、 前記メモリセルからのデータの読み出し時に基準電位と前記列線の電位とを比較して前記メモリセルに記憶されたデータを検出するセンスアンプと、

4

前記列線の電位に対応して、前記基準電位を前記列線の 電位との電位差が大きくなる様に変化させるように設定 する基準電位設定手段とを具備したことを特徴とする不 揮発性半導体メモリ。

·【請求項9】 請求項8記载の不揮発性半導体メモリに おいて

前記メモリセルは、ドレイン、ソース、浮遊ゲートおよび前記行線に接続される制御ゲートを有し、前記浮遊ゲートに蓄えられた電荷の畳を異ならせることで複数ビットのデータを記憶することを特徴とする不揮発性半導体メモリ。

・【請求項10】 行線と、

#### 列線と、

10

20

30

前記列線に接続されるドレイン、ソース、浮遊ゲートおよび前記行線に接続される制御ゲートを有し、前記浮遊ゲートに蓄えられた電荷の量を異ならせることで複数ビットのデータを記憶するメモリセルと、

前記メモリセルからのデータの読み出し時に複数の基準 電位と前記列線の電位とを比較して前記メモリセルに記 憶されたデータを検出する複数のセンスアンプと、

前記センスアンプに供給する基準電位を通常読み出し時 とベリファイ読み出し時とで切り換え供給するスイッチ 回路とを具備することを特徴とする不揮発性半導体メモ リ。

・【発明の詳細な説明】

 $\{0001\}$ 

【発明の属する技術分野】本発明は、不揮発性半導体メモリに係り、特に一つのメモリセルに複数ピット分のデータを記憶した不揮発性半導体メモリに関するものである。

 $\cdot [0002]$ 

・【従来の技術】一つの不揮発性メモリセルに2ビット分のデータを記憶するようにした不揮発性半導体メモリは、本願発明者等による提案に係る特開昭59-121696号公報に開示されている。

・【0003】この従来例のメモリでは、図17に示すよ

うなセンスアンプ部を用い、図18に示すような電位の 高低関係を利用している。図17に示すように、3個の センスアンプ1、2、3と基準電位1、2、3を設け、 メモリセルからビット線に読み出されたビット線電位と 基準電位とをセンスアンプで比較して記憶されたデータ を検出している。即ち、それぞれ基準電位1、2、3が 入力されたセンスアンプ1、2、3でビット線電位と基 準電位1、2、3とを比較し、ビット線電位が基準電位 に対してどこに位置しているかによって2ビット分のデータを読み出していた。

(0004] この場合、下記の表1および表2に示すように、基準電位1、2、3よりもピット線電位が低ければセンスアンプ1、2、3のそれぞれの出力である出力1、2、3が共に'0'であるので、これを例えば論理

回路(図示せず)で検出してメモリセルの記憶データと \*・【0005】 してD1='0'、D2='0'を出力する。 \* 【表1】

出力1	出力2	出力3	記位データ		
<b>四</b> 刀1	<b>A</b> //2	ш//з	D1	D2	
0	0	0	0	0	
1	0	0	0	1	
1	1	0	1	0	
1	1	1	1	1	

 $\cdot [0006]$ 

·【表2】

メモリセル	記憶データ		
Vth	D1	D2	
Vth1	0	0	
Vth2	. 0	1	
Vth3	1	0	
Vth4	1	1	

Vth1 < Vth2 < Vth3 < Vth4

-【0007】同様に、ビット線電位が基準電位1と2と 30 の間の電位であるならば、出力1が '1'、出力2、3 が共に '0'であるので、これを論理回路で検出してメモリセルの記憶データとしてD1='0'、D2= ...1'を出力する。

【0008】上記2ビット分のデータの組み合わせは4種類あり、この4種類を不揮発性メモリセルの浮遊ゲートへの電子の注入量を4種類に変化させ、注入量に対応してメモリセルの閾値電圧を4種類Vth1~Vth4にすることによって記憶している。

・【0009】即ち、ビット線電位が基準電位の内一番小 40 さい基準電位1よりも低ければ、 100 の2ビット分のデータを記憶し(閾値電圧が最も低い状態=Vth 1)、ビット線電位が基準電位の内一番大きい基準電位3よりも高ければ、 11 のデータを記憶し(閾値電圧が最も高い状態=Vth4)、ビット線電位が基準電位1と基準電位2との間にあれば 10 のデータを記憶している(閾値電圧が2番目に高い状態 電位が基準電位2と基準電位3との間にあれば 10 のデータを記憶している(閾値電圧が2番目に高い状態=Vth3)。 50

1 1 1 1 (0 0·1 0 ) ここで、前記不揮発性メモリセルの断面構造について説明する。図19(a)は、オフセットゲート部が無いタイプのメモリセル、図19(b)は制御ゲートでチャネルの一部が制御されるようになったオフセ

ットゲートを有するタイプのメモリセルである。
20 ·【0011】これらのメモリセルのデータの消去の時には、制御ゲートを0Vにして、図19(a)のタイプのメモリセルではドレインあるいはソースに高電圧を印加し、図19(b)のタイプのメモリセルではドレインに高電圧を印加して浮遊ゲートから電子を放出する。

・【0012】この時、図19(a)のタイプのメモリセルでは、メモリセルの閾値電圧が負にならないようにしなければならないので制御が複雑になるのに対して、図19(b)のタイプのメモリセルではオフセットゲートがあるので、浮遊ゲートで制御されるチャネル領域を有するトランジスタ部の閾値電圧が負の値になってもよく、消去の時の制御が簡単になるという利点を有する。・【0013】しかし、メモリセルのサイズは、図19・(a)のタイプのメモリセルの方が図19(b)のタイプのメモリセルよりも小さくできる利点を有する。次に、上記したようなメモリへのデータの一般的な書き込みと消去(一種のデータの書き込み)について図20のタイミング図を参照しながら説明する。

・【0014】データの書き込み時は、メモリセルのドレインおよび制御ゲートにそれぞれ所定の電圧を与え、ソースを0Vにしてメモリセルに電流を流して浮遊ゲートに電子を注入する。また、データの書き込み時には、書き込み後にメモリセルからデータを読み出し(ベリファイ読み出し)、センスアンプ1、2、3からの出力結果と書き込みたいデータとが一致するまで書き込みといデータとが一致するまで書き込みといデータとが一致した時に書き込みを止めるようにしている。一致しているかどうかはデータを外部に読み出して外部で判定しても良いが、データの読み出しを始めてから所定の時間(ストローブ)の後に始出する

50 後に検出する。

6

・【0015】データの消去時には、メモリセルの制御ゲートを0Vにし、ドレインあるいはソースに高電圧を印加して、浮遊ゲートからドレインあるいはソースに電子を放出させる。このように消去した状態は、表2の最も低い閾値電圧であるVth1、即ち、「00」のデータを記憶した状態に対応する。また、データの消去時には、消去後にベリファイ読み出しを行い、ビット線電位が基準電位1よりも低いかをセンスアンプで検出して消去とベリファイ読み出しとを繰り返し行い、所定の閾値電圧に達した時に消去を終了する。この後、上記のデータ書き込みが行われる。

·【0016】このような不揮発性メモリセルがマトリックス状に配置された不揮発性半導体メモリにあっては、メモリセルに記憶させるデータに応じて、例えば基準電位1と基準電位2との間にビット線の電位を設定できる。

・【0017】しかし、メモリセルの書き込み特性が各メモリセルで異なっているので、選択されたメモリセルの書き込み特性に応じて、基準電位1と基準電位2との間、あるいは基準電位2と基準電位3との間におけるビット線の電位が選択されたメモリセルそれぞれで異なってくるので、従来は、選択されたメモリセルに応じて読み出し速度が違っていた。

【0018】即ち、図18においては、ビット線電位は 1本の線で表されているが、実際は、例えばビット線電 位2は選択されたメモリセルに応じて図18中に示した ビット線電位2の線の上下にある分布を持ってばらつい て存在するので、選択されたメモリセルが分布のどこに 属するかによって読み出し速度が異なっていた(ばらつ いていた)。

【0019】また、基準電位1と基準電位2との間、あるいは基準電位2と基準電位3との間におけるビット線の電位が何れか一方の側の基準電位の方に近くなる時は、近い方の基準電位に対して読み出しの時のマージンが小さくなるという問題もある。

【0020】このようなメモリセルの閾値電圧の分布の 状態を図21に示す。即ち、メモリセルの閾値電圧をV th1~Vth4に設定しようとしても、各メモリセル毎の 特性のばらつきによって、設定する閾値電圧毎にある分 布を持ってばらつく。また、この分布は、分布自体が破 線で示したように各チップによって変化する。このた め、チップ毎にも読み出し速度や読み出しマージンが違 ってくる。

## $\cdot [0021]$

【発明が解決しようとする課題】上記したように従来の 不揮発性半導体メモリは、各メモリセルで書き込み特性 が異なっているので、選択されたメモリセルに応じて読 み出し速度が異なり、これに起因してチップ毎にも読み 出し速度や読み出しマージンが違ってくるという問題が あった。 8

·【0022】本発明は上記の問題点を解決すべくなされたもので、選択されたメモリセルに応じた読み出し速度の違いや読み出しマージンの違いをできるだけ小さくし得る不揮発性半導体メモリを提供することを目的とする。

#### $\cdot [0023]$

・【課題を解決するための手段】本発明の不揮発性半導体 メモリは、行線と、列線と、前記列線に接続されるドレ イン、ソース、浮遊ゲートおよび前記行線に接続される 制御ゲートを有し、前記浮遊ゲートに蓄えられた電荷の 量を異ならせることで複数ピットのデータを記憶するメ モリセルと、前記メモリセルからのデータの読み出し時 に複数の基準電位と前記列線の電位とを比較して前記メ モリセルに記憶されたデータを検出するセンスアンプ と、前記メモリセルへのデータの書き込み、この書き込 み後の前記浮遊ゲートの電荷の蓄積状態をチェックする ためのペリファイ読み出し、このペリファイ読み出しに よって所望のデータが書き込まれたと判断した時には書 き込みを終了し、前記ベリファイ読み出しによって所望 のデータが書き込まれていないと判断した時には所望の データが書き込まれたと判断するまで前記書き込みと前 記ペリファイ読み出しとを繰り返し行うプログラム手段 とを具備し、前記センスアンプは、複数の基準電位とし て、第1の基準電位、第2の基準電位、第3の基準電 位、第4の基準電位、第5の基準電位、第6の基準電位 の順で順次電位が高く設定された少なくとも6つの基準 電位を用い、通常の読み出し時は、前記列線の電位が、 前記第2の基準電位よりも低いか、前記第1の基準電位 と前記第4の基準電位との間にあるか、前記第3の基準 電位と前記第6の基準電位との間にあるか、前記第5の 基準電位よりも高いかを検出することによってデータを 読み出し、前記ベリファイ読み出しの時は、前記列線の 電位が、前記第2の基準電位と前記第3の基準電位との 間にあるか、前記第4の基準電位と前記第5の基準電位 との間にあるか、前記第6の基準電位よりも高いかを検 出することによってデータを読み出すことを特徴とす る。

【0024】また、本発明の不揮発性半導体メモリは、行線と、列線と、前記列線に接続されるドレイン、ソース、浮遊ゲートおよび前記行線に接続される制御ゲートを有し、前記浮遊ゲートに蓄えられた電荷の量を異なりせることで複数ピットのデータの読み出し時に複数のと、前記メモリセルからのデータの読み出し時に複数の基準電位と前記列線の電位とを比較して前記メモリセルに記憶されたデータを検出するセンスアンプと、前記メモリセルへのデータの書き込み、この書き込み後ののベリファイ読み出し、このベリファイ読み出しによって所望のデータが書き込まれたと判断した時には書き込みを終7し、前記ベリファイ読み出しによって所望のデータが

書き込まれていないと判断した時には所望のデータが書 き込まれたと判断するまで前記書き込みと前記ベリファ イ読み出しとを繰り返し行うプログラム手段とを具備 し、前記センスアンプは、複数の基準電位として、第1 の基準電位、第2の基準電位、第3の基準電位、第4の 基準電位、第5の基準電位、第6の基準電位の順で順次 電位が高く設定された少なくとも6つの基準電位と、前 記第1の基準電位と第2の基準電位の間の電位に設定さ れた第7の基準電位と、前記第3の基準電位と第4の基 準電位の間の電位に設定された第8の基準電位と、前記 第5の基準電位と第6の基準電位の間の電位に設定され た第9の基準電位とを用い、通常の読み出し時は、前記 列線の電位が、前記第2の基準電位よりも低いか、前記 第1の基準電位と前記第4の基準電位との間にあるか、 前記第3の基準電位と前記第6の基準電位との間にある か、前記第5の基準電位よりも高いかを検出することに よってデータを読み出し、前記ペリファイ読み出しの時 は、前記列線の電位が、前記第7の基準電位と前記第8 の基準電位との間にあるか、前記第8の基準電位と前記 第9の基準電位との間にあるか、前記第9の基準電位よ りも高いかを検出することによってデータを読み出すこ とを特徴とする。

・【0025】また、本発明の不揮発性半導体メモリは、 行線と、列線と、前記列線に接続されるドレイン、ソー ス、浮遊ゲートおよび前記行線に接続される制御ゲート を有し、前記浮遊ゲートに蓄えられた電荷の量を異なら せることで複数ピットのデータを記憶するメモリセル と、前記メモリセルからのデータの読み出し時に複数の 基準電位と前記列線の電位とを比較して前記メモリセル に記憶されたデータを検出するセンスアンプと、前記メ モリセルへのデータの書き込み、この書き込み後の前記 浮遊ゲートの電荷の蓄積状態をチェックするためのベリ ファイ読み出し、このベリファイ読み出しによって所望 のデータが書き込まれたと判断した時には書き込みを終 了し、前記ペリファイ読み出しによって所望のデータが 書き込まれていないと判断した時には所望のデータが書 き込まれたと判断するまで前記書き込みと前記ベリファ イ読み出しとを繰り返し行うプログラム手段とを具備 し、前記センスアンプは、複数の基準電位として、第1 の基準電位、前記第1の基準電位よりも高い少なくとも 2つの基準電位、前記少なくとも2つの基準電位よりも 高い第2の基準電位の少なくとも4つの基準電位を用 い、通常の読み出し時は、前記列線の電位が、第1の基 準電位よりも低いか、前記第1の基準電位よりも高い少 なくとも2つの基準電位同士の間にあるか、前記第2の 基準電位よりも高いかを検出することによってデータを 読み出し、前記ベリファイ読み出しの時は、前記少なく とも二つの基準電位の低い方の基準電位よりも低い電位 の基準電位と前記少なくとも二つの基準電位の高い方の 基準電位よりも高い電位の基準電位との間にあるか、前 10

記第2の基準電位よりも低い電位の基準電位よりも高いかを検出することによってデータを読み出すことを特徴とする。

・【0026】また、本発明の不揮発性半導体メモリは、 行線と、列線と、前記列線に接続されるドレイン、ソース、浮遊ゲートおよび前記行線に接続される制御ゲート を有し、前記浮遊ゲートに蓄えられた電荷の量を異ならせることで複数ビットのデータを記憶するメモリセル と、前記メモリセルからのデータの読み出し時に複数の 基準電位と前記列線の電位とを比較して前記メモリセル に記憶されたデータを検出するセンスアンプと、前記セシスアンプに供給される前記複数の基準電位を当該不揮 発性半導体メモリの製造後に所定の電位に設定するため の電位設定手段を具備したことを特徴とする。

「【0·0 2 7】また、本発明の不揮発性半導体メモリは、行線と、列線と、前記行線にゲートが接続され、前記列線にドレインが接続されるメモリセルと、前記メモリセルからのデータの読み出し時に基準電位と前記列線の電位とを比較して前記メモリセルに記憶されたデータを検出するセンスアンプと、前記列線の電位に対応して、前記基準電位を前記列線の電位との電位差が大きくなる様に変化させるように設定する基準電位設定手段を具備したことを特徴とする。

【0028】また、本発明の不揮発性半導体メモリは、行線と、列線と、前記列線にドレインが接続されるメモリセルと、前記メモリセルからのデータの読み出し時に基準電位と前記列線の電位とを比較して前記メモリセルに記憶されたデータを検出するセンスアンプと、前記列線の電位に対応して、前記基準電位を前記列線の電位との電位差が大きくなる様に変化させるように設定する基準電位設定手段を具備したことを特徴とする。

 $\cdot [0029]$ 

・【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。図1は、本発明の第1の実施の形態に係る不揮発性半導体メモリの一部を示す。図1に示すメモリは、例えば図19(a)を参照して前述したようなタイプのメモリセルがマトリックス状に配置されたメモリセルアレイを有する。

・【0030】図1において、1はマトリックス状に配置されたメモリセル、WLはワード線(行線)、BLはビット線(列線)、SLはソース線、2は行デコーダ、3は列デコーダ、4は列選択トランジスタ、5はビット線負荷トランジスタ、6はメモリセルのドレイン電圧を所定の値にするためのビット線電位クランプトランジスタ、7はビット線電位クランプトランジスタのゲートにパイアス電位を印加するためのパイアス回路である。・【0031】前記メモリセル1は、ドレイン、ソース、浮遊ゲートおよび制御ゲートを有し、前記浮遊ゲートに替えられた電荷の量を異ならせることで複数ビット(本例では2ビット)のデータを記憶するものである。上記

ドレインは前記ピット線BLに接続されており、ソースは前記ソース線SLに接続されており、制御ゲートは前記ワード線WLに接続されている。

・【0032】8は前記メモリセル1へのデータの書き込み、この書き込み後の前記浮遊ゲートの電荷の蓄積状態をチェックするためのベリファイ読み出し、このベリファイ読み出しによって所望のデータが書き込まれたと判断した時には書き込みを終了し、前記ベリファイ読み出しによって所望のデータが書き込まれていないと判断した時には所望のデータが書き込まれたと判断するまで前記書き込みと前記ベリファイ読み出しとを繰り返し行うように制御するプログラム手段であり、例えばシーケンス制御回路が用いられている。

・【0033】以下、一つのメモリセルに2ビット分のデータを記憶する場合の複数の実施例について説明する。 〈第1実施例〉図2は、図1の半導体メモリの第1実施例に係る読み出し系のセンスアンプ部を示す。

·【0034】この第1実施例では、6個のセンスアンプ 1A、1B、2A、2B、3A、3B(第1のセンスア シプ21~第6のセンスアンプ26)と6個(第1~第 20 6)の基準電位1A、1B、2A、2B、3A、3Bを 用いている。

・【0035】図2において、6個のセンスアンプ1A、1B、2A、2B、3A、3Bは、前記メモリセルに記憶されたデータの読み出し時に、前記メモリセルからのデータが読み出されるビット線電位(列線の電位、本例では図1中の負荷トランジスタ5とビット線電位クランプトランジスタ6との接続点の電位)が共通に入力する。

・【0036】また、上記6個のセンスアンプ1A、1B、2A、2B、3A、3Bは、前記メモリセル1からのデータの読み出し時に、それぞれ対応して第2の基準電位1B、第1の基準電位1A、第4の基準電位2B、第3の基準電位2A、第6の基準電位3B、第5の基準電位3Aが供給される。

 $\cdot$ 【0037】これにより、前記メモリセル1からのデータの読み出し時に、前記6個のセンスアンプ1A、1B、2A、2B、3A、3Bは、それぞれ対応する二入力を比較してデータを検出する。

・【0038】図3は、図2中の6個の基準電位1A、1B、2A、2B、3A、3Bとメモリセルの閾値電圧V $th1\sim Vth4$ に応じて決まるピット線電位 $1\sim 4$ の高低関係を示す。

・【0039】ここで、基準電位は、第1の基準電位1 A、第2の基準電位1B、第3の基準電位2A、第4の 基準電位2B、第5の基準電位3A、第6の基準電位3 Bの順で順次電位が高く設定されている。

·【0040】次に、この第1実施例の動作の概要を説明する。メモリセルのデータの消去時には、消去後のビッ

12

ト線電位を基準電位1Aよりも低くなる様に設定しておく。

・【0041】データの審き込み時には、閾値電圧Vth2に設定しようとするメモリセルに対しては、ビット線電位が基準電位1Bと2Aの間に設定されたことを検出して書き込みを止め、閾値電圧Vth3に設定しようとするメモリセルに対しては、ビット線電位が基準電位2Bと3Aの間に設定されたことを検出して書き込みを止め、閾値電圧VVth4に設定設定しようとするメモリセルに対しては、ビット線電位が基準電位3Bよりも高く設定されたことを検出して書き込みを止める。

・【0042】換言すれば、メモリセルへのデータの書き込み後の所定のデータが書き込まれたかどうかをチェックするためのベリファイ読み出し時には、ビット線電位が、第2の基準電位1Bと第3の基準電位2Aの間にあるか、第4の基準電位2Bと第5の基準電位3Aの間にあるか、第6の基準電位3Bよりも高いかを検出することによってデータを読み出す。

・【0043】これに対して、通常の読み出し時には、ビット線電位が、第2の基準電位1Bよりも低いか、第1の基準電位1Aと第4の基準電位2Bの間にあるか、ビット線電位が第3の基準電位2Aと第6の基準電位3Bの間にあるか、第5の基準電位3Aよりも高く設定されているかを検出することによってデータを読み出す。

【0044】例えば閾値電圧がVth2のメモリセルからデータを読み出す場合には、通常の読み出し時には、第1の基準電位1Aと第4の基準電位2Bとの間にピット線電位があることを検出し、ベリファイ読み出し時には、第2の基準電位1Bと第3の基準電位2Aとの間

·(通常の読み出し時よりも狭い電圧範囲内) にピット線 電位があることを検出する。

・【0045】また、閾値電圧が例えばVth3のメモリセルからデータを読み出す場合には、通常の読み出し時には、第3の基準電位2Aと第6の基準電位3Bとの間にビット線電位があることを検出し、ベリファイ読み出し時には、第4の基準電位2Bと第5の基準電位3Aとの間(通常の読み出し時よりも狭い電圧範囲内)にビット線電位があることを検出しする。

・【0046】なお、上記例では、閾値電圧がVth2のメモリセルからデータを読み出す時と閾値電圧がVth3のメモリセルからデータを読み出す時で基準電位2Bと2Aとを共用するようにしたが、前記した電位の高低関係と同様の関係の基準電位を用いれば上記したように共用する必要はないことは言うまでもない。次に、第1実施例におけるデータの読み出し動作において、図2、図3および下記の表3の真理値表を参照しながら詳細に説明する。

 $\cdot [0047]$ 

·【表3】

ビット飽	出力	шњ	шњ	出力	出力	ш ф	記憶データ	
ビット観 電位	R -	出力 2A	出力 2B	3A	3B	出力 4	D1	D2
1	0	0 ₽	0	0	0	0	0	0
2	10	1	0	<b>0</b> 0	0	0	0	1
3	1	1	1 ☆	1	0	0⇔	1	0
4	1	1	1	1	1谷	1	1	1

D1 = (出力3A) · (/出力3B) + (出力4) D2 = (出力2A) · (/出力2B) + (出力4)

・【0048】通常の読み出し時には、第1のセンスアンプ1Aにはメモリセルからのピット線電位と第2の基準電位1Bが入力され、ピット線電位が基準電位1Bよりも低い時にはセンスアンプ1Aの出力1が'0'にされ、高い時にはセンスアンプ1Aの出力1が'1'にされる。

・【0049】また、第2のセンスアンプ1Bにはメモリセルからのビット線電位と第1の基準電位1Aが入力され、ビット線電位が基準電位1Aよりも低い時にはセンスアンプ1Bの出力2Aが'0'にされ、高い時にはセ 20シスアンプ1Bの出力2Aが'1'にされる。

・【0050】また、第3のセンスアンプ2Aにはメモリセルからのビット線電位と第4の基準電位2Bが入力され、ビット線電位が基準電位2Bよりも低い時にはセンスアンプ2Aの出力2Bが'0'にされ、高い時にはセシスアンプ2Aの出力2Bが'1'にされる。

・【0051】また、第4のセンスアンプ2Bにはメモリセルからのビット線電位と第3の基準電位2Aが入力され、ビット線電位が基準電位2Aよりも低い時にはセンスアンプ2Bの出力3Aが '0' にされ、高い時にはセシスアンプ2Bの出力3Aが '1' にされる。

・【0052】また、第5のセンスアンプ3Aにはメモリセルからのビット線電位と第6の基準電位3Bが入力され、ピット線電位が基準電位3Bよりも低い時にはセンスアンプ3Aの出力3Bが '0' にされ、高い時にはセシスアンプ3Aの出力3Bが '1' にされる。

【0053】また、第6のセンスアンプ3Bにはメモリセルからのビット線電位と第5の基準電位3Aが入力され、ビット線電位が基準電位3Aよりも低い時にはセンスアンプ3Bの出力4が'0'にされ、高い時にはセンスアンプ3Bの出力4が'1'にされる。

【0054】一つのメモリセルに記憶されている2ビット分のデータの一方のD1は、ビット線電位が基準電位2Aと基準電位3Bの間の電位にあるとき及び基準電位3Aよりも高いときに1、と判定され、他方のデータD2は、ビット線電位が基準電位1Aと基準電位2Bの間の電位にあるとき及び基準電位3Aよりも高いときに1、と判定されるので、一つのメモリセルに記憶されている2ビット分のデータ(D1、D2)は、下記の論理式で得られる。

 $\cdot [0055]$ 

D1=(出力3A)・(/出力3B)+(出力4) D2=(出力2A)・(/出力2B)+(出力4) この式から分かるように、メモリセルの記憶データの検 出には、出力1は用いないので、第1のセンスアンプ1 Aは特に必要ない。

14

・【0056】しかし、消去後のベリファイ読み出しの時には、ピット線電位が第1の基準電位1Aよりも低くなったことの検出を第1のセンスアンプ1Aで行うようにすれば良い。あるいは、消去後のベリファイ読み出しの時には、第2のセンスアンプ1Bを用いて第1の基準電位1Aよりも低くなったことを検出するようにすれば、第1のセンスアンプ1Aは必要なくなる。

・【0057】なお、通常の読み出し時に、第1のセンスアンプ1Aを使用しない時には、第2のセンスアンプ1Bに供給される第1の基準電位1Aとピット線電位1が近づくのでマージンが減少する恐れがある。このような他の基準電位との電位差が減少する恐れのある場合を表3の真理値表中に\*印を付加して示している。

【0058】なお、図19(b)に示したようなメモリセルを用いれば、データの消去時には浮遊ゲートから十分電子を抜くことができるので、ピット線電位1と第1の基準電位1Aとの電位差を十分大きくとれ、また、図19(a)、(b)のメモリセルを用いる場合、ビット線電位4に設定する時には、十分電子を注入して選択された時にオンしないようにすれば、マージンを上げることができる。

(0059) 即ち、電子を注入する時に十分注意する必要があるのは、ビット線電位2とビット線電位3に設定する時であり、このような場合を改善するためには、第1のセンスアンプ1Aの出力1を使用すると良い。

·【0060】このような改善を図った場合の2ビット分のデータ(D1、D2)の論理式を下記に示す。

D1=(出力2B) · (/出力3B) + (出力3A) · · (/出力3B) + (出力3A) · (/出力4) + (出力3B) + (出力4)

D2=(出力1)・(/出力2B)+(出力2A)・(/出力2B)+(出力2A)・(/出力3A)+(出力3B)+(出力4)

50 メモリセルからのデータを読み出す時には、ピット線電

位が安定した時においては、ビット線電位は、基準電位1Aと1Bとの間にはなく、同様に基準電位2Aと2Bとの間にも、同様に基準電位3Aと3Bとの間にもない

・【0061】従って、記憶データD1が・1,であることを検出するためのビット電位3およびビット線電位4を検出する時には、上記論理式に示すように検出すれば良い。即ち、ビット線電位3が、基準電位2Bよりも高く且つ基準電位3Bよりも低いか、あるいは、基準電位2Aよりも高く且つ基準電位3Bよりも低いか、を検知してこの時D1を・1,とし、あるいは、ビット線電位4が基準電位3Aあるいは基準電位3Bよりも高いことを検出して、この時D1を・1,としている。

【0062】また、記憶データD2が 1'であることを検出するためのビット電位2およびビット線電位4を検出する時には、ビット線電位4が、基準電位1Bよりも高く且つ基準電位2Bよりも低いか、あるいは、基準電位1Aよりも高く且つ基準電位2Bよりも低いか、あるいは、基準電位1Aよりも高く且つ基準電位2Aよりも低いか、あるいは、基準電位3Aあるいは基準電位3Bよりも高いことを検出して、この時D2を 1'としている。

【0063】これにより、ピット線電位と基準電位が最も電位差を大きくした状態でデータを読み出すことができる。図4は、前記第1実施例においてセンスアンプ部に供給する基準電位をベリファイ読み出しの時と通常の読み出しの時とで異ならせるための基準電位制御回路の一例として、基準電位をスイッチング回路によって切り替えてセンスアンプに供給する基準電位切換回路の一例を示している。

·【0064】図4に示す基準電位切換回路において、スイッチング回路SW1、SW2はそれぞれ第1のCMOSトランスファゲートTG1~第6のCMOSトランスファゲートTG6からなり、この第1~第6のCMOSトランスファゲートの各一端に対応して基準電位1A、1B、2A、2B、3A、3Bが入力する。

【0065】前記スイッチング回路SW1の第1~第6のCMOSトランスファゲートは、それぞれ信号NRが  $\cdot$ 0 で信号VERが  $\cdot$ 1 の時 (ベリファイ読み出し時)にオン状態に制御され、各他端の出力を対応してセシスアンプ1A、1B、2A、2B、3A、3Bに供給する。

 $\cdot$ 【0066】これに対して、前記スイッチング回路SW2の第1~第6のCMOSトランスファゲートは、それぞれ信号NRが '1'で信号VERが '0'の時 (通常の読み出し時)にオン状態に制御され、各他端の出力を対応してセンスアンプ1B、1A、2B、2A、3B、3Aに供給する。

16

【0067】次に、図4の基準電位切換回路の動作を説明する。通常の読み出しの時は、信号NRが「1」に、信号VERが「0」にされ、スイッチング回路SW1がオフし、スイッチング回路SW2を通して、センスアンプ1Aには基準電位1Bが供給され、センスアンプ2Bには基準電位2Bが供給され、センスアンプ2Bには基準電位2Aが供給され、センスアンプ3Bには基準電位3Bが供給され、センスアンプ3Bには基準電位3Bが供給され、センスアンプ3Bには基準電位3Aが供給される。

・【0068】一方、ベリファイ読み出しの時には、信号NRが '0'に、信号VERが '1'にされ、スイッチシグ回路SW1がオンし、スイッチング回路SW2がオフする。これにより、スイッチング回路SW1を通して、センスアンプ1Aには基準電位1Aが供給され、セシスアンプ1Bには基準電位1Bが供給され、センスアンプ2Aには基準電位2Bが供給され、センスアンプ3Aには基準電位3Aが供給され、センスアンプ3Bには基準電位3Bが供給される。

【0069】図5は、前記第1実施例における基準電位制御回路の他の例として、センスアンプに供給する基準電位自体を通常の読み出し時とベリファイ読み出しの時とで変化させるための基準電位可変回路を示している。【0070】即ち、図5に示す基準電位可変回路において、50は例えば複数個のNMOSトランジスタが電源電位と接地電位との間に直列に接続されてなる電圧分割回路であり、トランジスタの直列接続点のうちの2つの節点N1、N2の電位(分割電位)が選択的に使用される。

・【0071】上記節点N1の電位は、信号NRが・1・の時(通常の読み出し時)にオン状態に制御されるトラシジスタTR1を通して取り出され、前記節点N2の電位は、信号VERが・1・の時(ベリファイ読み出し時)にオン状態に制御されるトランジスタTR2を通して取り出される。

【0072】上記トランジスタTR1あるいはTR2を通して取り出された電位は、ダミーセルDMのゲート電極(メモリセルの浮遊ゲートに対応する電極)に印加される。このダミーセルDMは、ソース側が接地され、ドレイン側には負荷トランジスタL1が接続されており、ダミーセルDMと負荷トランジスタL1との接続点から出力する基準電位がセンスアンプに供給される。

・【0073】次に、図5の基準電位可変回路の動作を説明する。図5の基準電位可変回路は、ダミーセルDMのゲート電極に電位を供給し、この電位を通常の読み出し時とベリファイ読み出し時とで変化させるようにして基準電位を変化させるようにしている。

50 【0074】メモリセルは、そのチャネル領域は、実質

的に浮遊ゲートの電位で制御されるので、図5に示すようにメモリセルと等価なダミーセルDMの浮遊ゲートに対応したゲート電極に直接電圧を供給してやれば、メモリセルの浮遊ゲートの電位の状態をダミーセルDMに作ることができるので、メモリセルの浮遊ゲートの電荷の蓄積状態に対応して基準電位を正確に作ることができる。

・【0075】基準電位1Aを作る時には、ビット線電位1の時のメモリセルの浮遊ゲートの電位とビット線電位2の時のメモリセルの浮遊ゲートの電位との間の電位をダミーセルDMのゲート電極に供給するようにすれば良い。

・【0076】基準電位1Bを作る時には、ビット線電位1の時のメモリセルの浮遊ゲートの電位とビット線電位2の時のメモリセルの浮遊ゲートの電位との間で、基準電位1Aの時のゲート電位よりも低い所定の電位をダミーセルDMのゲート電極に供給するようにすれば良い。・【0077】基準電位2Aを作る時には、ビット線電位2の時のメモリセルの浮遊ゲートの電位とビット線電位3の時のメモリセルの浮遊ゲートの電位との間の電位をダミーセルDMのゲート電極に供給するようにすれば良い。

・【0078】基準電位2Bを作る時には、ビット線電位2の時のメモリセルの浮遊ゲートの電位とビット線電位3の時のメモリセルの浮遊ゲートの電位との間で、基準電位2Aの時のゲート電位よりも低い所定の電位をダミーセルDMのゲート電極に供給するようにすれば良い。・【0079】基準電位3Aを作る時には、ビット線電位3の時のメモリセルの浮遊ゲートの電位とビット線電位4の時のメモリセルの浮遊ゲートの電位との間の電位をダミーセルDMのゲート電極に供給するようにすれば良い。

・【0080】基準電位3Bを作る時には、ビット線電位3の時のメモリセルの浮遊ゲートの電位とビット線電位4の時のメモリセルの浮遊ゲートの電位との間で、基準電位3Aの時のゲート電位よりも低い所定の電位を多い。「0081】例えば図5は第1実施例における図2中のセルDMのゲート電位を供給する時の例を示しており、通常の読み出しの場合、信号NRは「1」に、信号VERは「0」に設定され、トランジスタTR1はオシし、トランジスタTR2はオフするので、電圧分割してメリンジスタTR2はオフサるので、電圧分割してダミーセルDMの浮遊ゲートに対応したゲート電極に供給され、ダミーセルDMと負荷トランジスタL1との接続点から基準電位2Bが出力されセンスアンプ2Aに供給される。

【0082】また、ベリファイ読み出しの場合、信号NRは '0'に、信号VERは '1'に設定され、トランジスタTR1はオフし、トランジスタTR2はオンする 50

18

ので、電圧分割回路 5 0 の節点N 1 の電位よりも高い節点N 2 の電位がトランジスタTR 2 を通してダミーセルDMの浮遊ゲートに対応したゲート電極に供給され、ダミーセルDMと負荷トランジスタL 1 との接続点から基準電位 2 Bよりも所定の電位だけ低い基準電位 2 Aが出力されセンスアンプ 2 Aに供給される。他のセンスアンプにおいても通常の読み出しのときと、ベリファイ読み出しのときとでダミーセルDMの浮遊ゲートに対応したが一ト電極に、所定の電位を与えるようにして必要な基準電位を得るように、電圧分割回路の対応する節点の電位を、スイッチング制御されるトランジスタを通して供給するようにする。

・【0083】即ち、上記したように第1実施例においては、閾値電圧がVth2のメモリセルとVth3のメモリセルを検出する時は、図18に示した従来例のように同一の基準電位2の電位よりも低いか高いかを検出しているのではなく、図3に示したようにVth2のメモリセルを検出する時には基準電位2Bよりも低い電位であるか否かを検出し、Vth3のメモリセルを検出する時には、この基準電位2Bよりも低い基準電位2Aよりも高い電位であるか否かを検出するようにしている。

【0084】即ち、Vth2とVth3とを検出するために 異なる基準電位を用いるようにしているので、基準電位 とピット線電位との電位差を大きくとることができ、こ れにより、読み出し速度を速くできるとともに読み出し マージンを大きくすることができる。

・【0085】〈第2実施例〉この第2実施例では、図6に示すように、ベリファイ読み出し時には、前記第1実施例と同様に基準電位1A、1B、2A、2B、3A、3Bを用いてベリファイ読み出しを行ってビット線電位が所定の電位に設定されたかを検出する。そして、通常の読み出し時には、基準電位1Aと1Bとの間、基準電位2Aと2Bとの間、基準電位3Aと3Bとの間にそれぞれ基準電位を設け、この3個の基準電位を利用して読み出しを行う。

【0086】このようにしても、従来例の場合よりも、 ビット線電位と基準電位との差を大きくでき、マージン が広がるとともに、通常の読み出しの時のセンスアンプ は3個で良いので、センスアンプ部での消費電流を従来 と同等に抑えられる。

・【0087】〈第3実施例〉この第3実施例では、図7に示すように、通常の読み出し時には、前記第1実施例と同様に基準電位1A、1B、2A、2B、3A、3Bを用いて読み出しを行う。そして、ベリファイ読み出し時には、基準電位1Aと1Bとの間、基準電位2Aと2Bとの間、基準電位3Aと3Bとの間にそれぞれ基準電位を設け、この3個の基準電位を利用してビット線電位が所定の電位に設定されたかを検出する。

【0088】このようにしても、従来例の場合よりも、 通常の読み出しの時のビット線電位と基準電位との差を 大きくでき、マージンが広がる。ところで、図21に示 したように、データの消去および書き込み後のメモリセ ルの閾値電圧は、各メモリセルごとの特性のばらつきに よって、設定する閾値電圧毎にある分布を持ってばらつ く。また、この分布は、分布自体が破線で示したように 各チップによって変化する。このような問題に対応する ようにした第4実施例を以下に説明する。

・【0089】<第4実施例>図8は、図1の半導体メモ リの第4実施例に係る読み出し系のセンスアンプ部を示 す。

・【0090】図8に示すセンスアンプ部では、それぞれ 電位の異なった3組の基準電位を用意しており、3組の 基準電位の内の一組が信号S1~S3による制御により 3個のスイッチ回路1~3 (第1のスイッチ回路84~ 第3のスイッチ回路86)で選択されて3個のセンスア シブ1~3 (第1のセンスアンプ81~第3のセンスア シブ83)に供給されることによってデータを読み出 す。

·【0091】信号S1が '1'、信号S2、S3が共に ・'0'の場合には、スイッチ回路1が選択され、このス イッチ回路1を通して基準電位1A、2A、3Aがそれ ぞれ対応してセンスアンプ1、2、3に供給される。 ·【0092】信号S2が '1'、信号S1、S3が共に ・'0'の場合には、スイッチ回路2が選択され、このス イッチ回路2を通して基準電位1B、2B、3Bがそれ ぞれ対応してセンスアンプ1、2、3に供給される。 ·【0093】信号S3が'1'、信号S1、S2が共に ・'0'の場合には、スイッチ回路3が選択され、このス イッチ回路3を通して基準電位1C、2C、3Cがそれ ぞれ対応してセンスアンプ1、2、3に供給される。 ・【0094】これら基準電位の高低関係は図9に示すよ うになっており、例えばセンスアンプ1に基準電位1と して供給する基準電位1A、1B、1Cは、この順で順 次電位が高くなっている。即ち、スイッチ回路 1 を通し て供給される基準電位1は、基準電位1、2、3の内で 最も低く、スイッチ回路2を通して供給される基準電位

·【0095】なお、前記信号S1~S3を'0'あるい 40 は'1'に設定する制御は、フューズ素子(図示せず) を設けておき対応するフューズ素子を切断して設定して も良いし、メモリセルと同じトランジスタ (図示せず) を用意してその浮遊ゲートに電子を注入するかしないか によって設定しても良い。

2は、基準電位1、2、3の内で2番目に高い電位であ

り、スイッチ回路3を通して供給される基準電位3は、

基準電位1、2、3の内で最も高い電位である。

【0096】また、図8では、それぞれ電位の異なった 3組の基準電位を用意した例を示したが、3組に限ら ず、複数組の基準電位を用意すれば良い。即ち、上記し たように第4実施例では、複数(n)組の基準電位を用 20

したビット線電位の分布やばらつきを調べ、複数の信号 S1~Snで、最適の組の基準電位を選択してセンスア シプに供給する。これにより、各チップ毎に最適の基準 電位を供給できるので、データの読み出し速度が向上す るという利点がある。

【0097】<第5実施例>図10は、図1の半導体メ モリの第5実施例に係る読み出し系のセンスアンプ部を 示す。

・【0098】図11は、図10中の基準電位1、2、3 とピット線電位1、2、3、4との高低関係を示してい る。この第5実施例では、3個のセンスアンプ1、2、 3 (第1のセンスアンプ101~第3のセンスアンプ1 03) と6個(第1~第6) の基準電位1A、1B、2 A、2B、3A、3Bを用いており、センスアンプ1、 2、3に供給する基準電位1、2、3を、通常の読み出 し時にピット線電位に応じて変化させることにより、通 常の読み出し時のマージンを上げるようにしている。 ・【0099】なお、ベリファイ読み出しの時には、前記 した各実施例と同様の読み出し方法を適用しても良い し、従来例の読み出し方法を適用しても良い。次に、第 5 実施例による通常の読み出し時の読み出し方法につい て説明する。例えばビット線電位1を検出する時は、図 11中に示す基準電位1Bが基準電位1としてセンスア シブ1に供給され、図11中に示す基準電位2Bが基準 電位2としてセンスアンプ2に供給され、図11に示す 基準電位3Bが基準電位3としてセンスアンプ3に供給 される。

【0100】これにより、ビット線電位1は基準電位1 Bとセンスアンプ1で比較されることになり、お互いの 電位差を大きくできる。即ち、例えばデータが外部に出 力される時に、外部端子を充放電する時の電流による電 源電圧の揺れに対してマージンを大きくできる。

【0101】次に、異なるメモリセルが選択されて、ビ ット線電位がピット線電位1からピット線電位2に変化 していく場合には、ビット線が充電されて行き、ビット 線電位が基準電位1Bよりも高くなった時に、センスア シブ1の出力1がその論理レベルを'0'から'1'に 変化させ、この変化に基づいてセンスアンプ1に供給さ れる基準電位1が基準電位1Aに変化するように制御さ れる。

・【0102】これにより、ビット線電位がビット線電位 2の位置になった時にビット線電位2と基準電位1 (基 準電位1A) との電位差を大きくできる。上記したよう に電源変動が大きいのは、データが外部に出力される時 であり、この時、基準電位とピット線電位の差が小さけ れば、お互いに反対の電位方向に電源変動によってなっ てしまった時には、間違ってデータが出てしまう。

【0103】そこで、上記したように基準電位とビット 線電位の差は大きい方が良いが、この第5実施例では、 意しておき、各チップ毎にそれぞれの記憶データに対応 50 センスアンプ部の出力が変化し、この変化が例えば出力 バッファ回路(図示せず)に伝達され、この出力バッフ ァ回路からデータが外部に出力されるまでの時間に、基 準電位1が1Bから1Aに変化して基準電位とピット線 電位の差が大きくなるようにしているので、読み出しマ ージンを大きくすることができる。

・【0104】なお、ビット線電位2の時にセンスアンプ 2、3に供給される基準電位2、3は、ピット線電位1 を検出する時から変化しない。ビット線電位2からビッ ト線電位1に変化する時には、ビット線が放電されて行 き、ビット線電位が基準電位1Aよりも低くなった時 に、センスアンプ1の出力1がその論理レベルを変化さ せ、この変化に基づいてセンスアンプ1に供給される基 準電位1が基準電位1Bに変化するように制御される。 【0105】ビット線電位2がビット線電位3に変化し ていく場合には、ビット線が充電されて行き、ビット線 電位が基準電位2Bよりも高くなった時に、センスアン プ2の出力2がその論理レベルを変化させ、この変化に 基づいてセンスアンプ2に供給される基準電位2が基準 電位2Aに変化するように制御される。この時、センス\* 22

\*アンプ1、3に供給される基準電位は変化しない。

【0106】ビット線電位3がピット線電位2に変化す る時には、ビット線が放電されて行き、ビット線電位が 基準電位2Aよりも低くなった時に、センスアンプ2の 出力2がその論理レベルを変化させ、この変化に基づい でセンスアンプ2に供給される基準電位2が基準電位2 Bに変化するように制御される。

【0107】ピット線電位3がピット線電位4に変化し ていく場合には、ビット線が充電されて行き、ビット線 電位が基準電位3Bよりも高くなった時に、センスアン プ3の出力3がその論理レベルを変化させ、この変化に 基づいてセンスアンプ3に供給される基準電位3が基準 電位3Aに変化するように制御される。この時、センス アンプ1、2に供給される基準電位は変化しない。下記 の表4は、図10中のセンスアンプ1~3の出力1~3 とメモリセルに記憶されているデータ(D1、D2)と の関係を表わす。

 $\cdot [0108]$ 

·【表4】

出力1	出力1 出力2 出方	ш <b>+</b> о	記憶データ		
14771		ш // з	D1	D2	
0	0	0	0	0	
1	0	0	0	1	
1	1	0	1	0	
1	1	1	1	1	

・【0109】〈第5実施例の基準電位供給回路1〉図1 2は、前記第5実施例におけるセンスアンプ部に基準電 位を供給する回路の一例を示す。

·【0110】図12に示す基準電位供給回路において、 センスアンプ1は、ビット線電位、基準電位がゲートに 入力する一対のNMOSトランジスタと、これらのNM OSトランジスタの負荷として接続されたPMOSカレ シトミラー回路とからなる差動型の電圧比較回路を有す る。そして、この電圧比較回路でピット線電位を基準電 40 位1を比較した出力をインパータ回路 I 1を介して出力 する。

【0111】上記センスアンプ1の出力は、インバータ 回路I2により反転されて信号Bとなり、また、インバ ータ回路 I 4により反転されて信号Cとなる。一方、基 準電位1AはPMOSトランジスタTrlおよびNMO SトランジスタTr2からなる第1のスイッチ回路の一 端に入力し、基準電位1日はPMOSトランジスタTr 3 およびNMOSトランジスタTr4からなる第2のス

は、前記信号Bおよびそれをインパータ回路I3により 反転させた信号により制御され、前記第2のスイッチ回 路は、前記信号Cおよびそれをインバータ回路I5によ り反転させた信号により制御される。本例では、信号B が'0'レベルの時に第1のスイッチ回路がオンにな り、信号Cが'1'レベルの時に第2のスイッチ回路が オンになる。

【0112】なお、図12の回路は、通常の読み出しに 関する回路部分のみを示している。また、図12は、セ シスアンプ1およびそれに対応する基準電位1を切換供 給する基準電位切換回路を示しているが、センスアンプ 2、3およびそれらに対応する基準電位切換回路も同様 に構成できる。

【0113】次に、図12の基準電位切換回路の動作を 説明する。ピット線電位がピット線電位1の場合は、基 準電位1よりもビット線電位の方が低いので、差動型の センスアンプ1の節点Aは'1'となり、この節点Aの 電位が入力されるインバータI1の出力であるセンスア イッチ回路の一端に入力する。上記第1のスイッチ回路 50 シプ1の出力1は'0'となる。この出力1が入力され

るインパータ I 2、インパータ I 4のそれぞれの出力 B、C は共に  $^{1}$   $^{1}$  となり、出力B が入力されるインパータ I 3の出力 $^{2}$   $^{2}$   $^{3}$   $^{3}$   $^{4}$   $^{3}$   $^{4}$   $^{5}$ 

・【0114】これにより、トランジスタTr1、Tr2はオフし、トランジスタTr3およびトランジスタTr4がオンし、このオン状態のトランジスタTr3、Tr4を通して基準電位1Bが基準電位1としてセンスアンプ1に供給される。

【0115】次に、ビット線が充電され、ビット線電位が基準電位1 Bよりも高くなると、節点Aが 0 になり、この節点Aの電位が入力されるインバータ 1 1 の出力である出力1 は 1 となる。この出力1 が入力されるインバータ 1 2 、インパータ 1 4 のそれぞれの出力 B、Cは共に 0 となり、出力Bが入力されるインバータ 1 3 の出力/Bは 1 になり、出力Cが入力されるインバータ 1 3 の出力/Bは 1 になり、出力Cが入力されるインバータ 1 5 の出力/Cも 1 になる。

【0116】 これにより、トランジスタTr1、Tr2はオンし、トランジスタTr3およびトランジスタTr4がオフし、上記オン状態のトランジスタTr1、Tr2を通して基準電位1Aが基準電位1としてセンスアンプ1に供給される。

・【0117】ビット線電位2からビット線電位1に変化する時には、ビット線が放電され、ビット線電位が基準電位1 Aよりも低くなった時に、センスアンプ1 の出力1 が 1 が 1 に変化し、この出力1 が入力されるインバータ 1 1 となり、出力1 が入力されるインバータ 1 1 となり、出力1 となる。

・【0118】これにより、トランジスタTr1、Tr2はオフし、トランジスタTr3およびトランジスタTr4がオンし、このオン状態のトランジスタTr3、Tr4を通して基準電位1Bが基準電位1としてセンスアンプ1に供給される。

【0119】また、ビット線電位2がビット線電位3に変化していく場合には、ビット線が充電されていくが、基準電位1よりもピット線電位の方が高いので、センスアンプ1の出力1は「1」のままであり、前記トランジスタTr1、Tr2を通して基準電位1Aが基準電位1としてセンスアンプ1に供給される。

【0120】上記したように、図12の回路では、トラシジスタTr1、Tr2をそれぞれインパータI2、I3の出力で制御し、トランジスタTr3、Tr4をそれぞれインパータI5、I4の出力で制御した。この理由は、各インパータの回路閾値電圧を異ならせることによって、トランジスタTr1、Tr2、Tr3、Tr4が同時にオフすることが無いように、即ち、トランジスタTr1、Tr2、Tr3、Tr4が同時にオフすることによって基準電位1が電気的に浮遊状態にならないよう50

24

に、トランジスタTr1、Tr2のオンする期間とトラシジスタTr3、Tr4がオンする期間とが一時的に重なるようにするためである。

·【0121】なお、図12の回路では、基準電位1を安定化させるために、センスアンプ1の基準電位入力ノードと接地ノードとの間に容量Cを接続したが、これは特に必要ない。

・【0122】 <第5 実施例の基準電位供給回路2>図1 3は、前記第5 実施例におけるセンスアンプ部に基準電位を供給する回路の他の例を示す。

・【0123】図13に示す基準電位供給回路において、センスアンプ1は、ビット線電位、基準電位がゲートに入力する一対のNMOSトランジスタと、これらのNMOSトランジスタの負荷として接続されたPMOSカレシトミラー回路とからなる差動型の電圧比較回路を有する。そして、この電圧比較回路でビット線電位を基準電位1と比較した出力をインバータ回路I8を介して出力する。

「0124】上記インバータ回路I8の出力は、インバータ回路I6により反転されて信号/VRとなる。一方、基準電位1AはPMOSトランジスタTr1およびNMOSトランジスタTr2からなる第1のスイッチ回路の一端に入力し、基準電位1BはPMOSトランジスタTr3およびNMOSトランジスタTr4からなる第2のスイッチ回路の一端に入力する。上記第1のスイッチ回路および第2のスイッチ回路は、それぞれ前記信号/VRおよびそれをインパータ回路I7により反転させた信号VRにより相補的にオン/オフ状態に制御される。本例では、信号/VRが、0、レベルの時に第1のスイッチ回路がオンになり、信号/VRが、1、レベルの時に第2のスイッチ回路がオンになる。

・[0125]即ち、図13の基準電位切換回路は、図12に示した基準電位切換回路のようなトランジスタTr1、Tr2、Tr3、Tr4をそれぞれ異なるインパータの出力で制御するのではなく、トランジスタTr1、Tr4をインパータ I6 の出力で、トランジスタTr2、Tr3をインパータ I7 の出力で制御するようにして、図12中の基準電位切換回路に比べインパータの数を減らすようにしたものである。

【0126】なお、図13の回路では、通常の読み出しに関する回路部分のみを示している。また、図13は、センスアンプ1およびそれに対応する基準電位を切換供給する基準電位切換回路を示しているが、センスアンプ2、3およびそれらに対応する基準電位切換回路も同様に構成できる。

シパータ I 7 の出力信号をVRとすれば、基準電位 1 A に関しては、VR - Vthn ≥基準電位 1 Aならば基準電 位 1 - 基準電位 1 Aとなる。

·【0130】基準電位1Bに関しては、/VR-Vthn ≥基準電位1Bならば基準電位1=基準電位1Bとな る。/VR-Vthn<基準電位1Bならば基準電位1の 電位が/VR-Vthnよりも高いときにはTr4はオフ し、/VR-Vthnよりも低いときには基準電位1が/ VR-Vthnの電位まで充電されてTr4はオフする。 ·【0131】VR-Vthp<基準電位1Bならば基準電位1 Bならば基準電位1Bとなる。VR-Vthp≥基準電位1 Bならば基準電位1の電位がVR-Vthpよりも低いと きにはTr3はオフし、VR-Vthpよりも高いときに は基準電位1がVR-Vthpの電位まで放電されてTr 3はオフする。

·【0132】基準電位1が電気的に浮遊状態にないのは、VR-Vthn≥基準電位1A、あるいは、/VR-Vthn≥基準電位1B、あるいは、VR-Vthp<基準電位1Bのいずれかの時である。ここで、VRについて考えると、基準電位1が電気的に浮遊状態にないVRは、VR≥基準電位1A+Vthn、あるいは、VR<基準電位1B+Vthpの場合であり、基準電位1A+Vthp、あるいは、VR<基準電位1A+Vthp、あるいは、/VR≥基準電位1B+Vthpの場合であり、基準電位1A+Vthp、あるいは、/VR≥基準電位1B+Vthnの場合である。

【0133】即ち、信号/VR、VRが図14中の領域Aの範囲あるいは領域Bの範囲になった時に基準電位1が電気的に浮遊状態になる恐れがあるが、これは時間的に短ければ特に問題はない。

·【0134】<第5実施例の基準電位供給回路3>図15は、前記第5実施例におけるセンスアンプ部に基準電位を供給する回路のさらに他の例を示す。

・【0135】図15に示す基準電位供給回路において、DMはメモリセルと等価なトランジスタで形成された基準電位生成用のダミーセル、L1、L2は前記ダミーセルDMに接続されている負荷トランジスタ用のPMOSトランジスタであり、ダミーセルDMと負荷トランジスタとの接続節点に出力する信号をセンスアンプ部に供給する。

·【0136】この場合、ダミーセルDMの負荷トランジ 50 にも適用できることは言うまでもない。

26

スタとして、2個の第1の負荷トランジスタレ1、第2の負荷トランジスタレ2を用いている。第1の負荷トラシジスタレ1のゲートは接地電位に接続されており、第2の負荷トランジスタレ2はゲートは信号VRが印加される。この信号VRは、前記した図13中の信号VRと同じようにして得られるものである。

【0137】即ち、図15の基準電位供給回路は、前記した図12あるいは図13に示した基準電位供給回路のように基準電位1Aと基準電位1Bをスイッチング回路で切り替えて基準電位1としてセンスアンプ1に供給するものではなく、メモリセルと等価なトランジスタで形成されたダミーセルDMと第1の負荷トランジスタL1および第2の負荷トランジスタL2とで基準電位を供給するようにしたものである。

·【01.38】なお、図15は、センスアンプ1に対応する基準電位を供給する基準電位供給回路を示しているが、センスアンプ2、3に対応する基準電位供給回路も同様に構成できる。


【0139】次に、図15の基準電位供給回路の動作を説明する。信号VRが「0」の時は、第2の負荷トランジスタL2がオンし、2個の負荷トランジスタL1、L2がメモリセルに対する負荷トランジスタとなる。この時、基準電位1として基準電位1Bに相当するものが生成される。

【0140】これに対して、信号VRが'1'の時には、第2の負荷トランジスタL2がオフし、第1の負荷トランジスタL1のみがメモリセルに対する負荷トランジスタとなるので、この時、基準電位1として、前記第1、第2の負荷トランジスタが両方ともオンした時よりも低い電位の基準電位1Aに相当するものが生成される。

・【0141】即ち、ビット線電位1の時には信号VRが・0'であるので、第2の負荷トランジスタL2がオンし、基準電位1として基準電位1Bに相当するものをセシスアンプ1へ供給し、ビット線電位が上昇して基準電位1(基準電位1B)よりも高くなると信号VRが・1'となり、第2の負荷トランジスタL2がオフし、基準電位1として基準電位1Bよりも低い電位の基準電位1Aに相当する電位に切り替えてセンスアンプ1に供給する。

【0142】上記した図15の基準電位供給回路を使用すれば、基準電位が電気的に浮遊状態にはならないので、電気的に浮遊状態になることを特に考慮する必要はない。なお、図12~図15に示した第5実施例においては、ビット線電位の変化に対応して基準電位をビット線電位と基準電位との差が大きくなる方向に変化させることが特徴であり、一つのメモリセルの2ビット分のデータを記憶するようにしたものにかぎらず、一つのメモリセルに1ビット分のデータを記憶するようにしたものにも適用できることは言うまでもない

·【図21】図1 の閾値電圧の分 ・【符号の説明】



正型罚位: 基本包含

登市凸体1 数数数数值

・【0143】また、上記各実施例では、一つのメモリセ ルに 2 ビット分のデータを記憶した場合を例に説明した が、この例に限らず、一つのメモリセルに何ピット分の データを記憶しても良いことは言うまでもない。

·【0144】次に、一つの不揮発性メモリセルに1.5 ビット分のデータを記憶するメモリについて説明する。 <第6実施例>図16は、図1の半導体メモリの第6実 施例として、一つのメモリセルに1.5ピット分のデー タを記憶させる場合にセンスアンプ部で用いる基準電位 とビット線電位の高低関係を示す。

·【0145】この第6実施例では、4個の基準電位1 A、1B、3A、3Bを用いて、ピット線電位を3種類 ·(ビット線電位1、2、3) に区別し、つまり、一つの メモリセルの閾値電圧を3つに区別している。

·【0146】従って、このようなメモリセルを二つ用い ることにより、二つのメモリセルの閾値電圧の9通りの 組み合わせの内で8通りを選択して3ピット分のデータ ·(D1、D2、D3) を記憶させることが可能になる。 この第6実施例でも、前記各実施例に準じた方法で読み 出しを行えば良い。

 $\cdot [0147]$ 

・【発明の効果】上述したように本発明の不揮発性半導体 メモリによれば、ベリファイ読み出しの時の基準電位と ピット線電位の電位差よりも、通常の読み出しの時の基 準電位とビット線電位との電位差を大きくするようにし ているので、通常の読み出しの時のデータの読み出しの マージンを従来に比べ大きくでき、また、チップが完成 してからそのチップの書き込み状態に対応して基準電位 を設定することができるので、各チップ毎に最適に基準 電位を供給できるという利点を有する。

・【0148】さらに、本発明の不揮発性半導体メモリで は、ビット線の電位に対応してセンスアンプに供給する 基準電位をビット線と基準電位との電位差が大きくなる ように変化させるように制御するので、上記と同様に通 常の読み出しのマージンをさらに大きくすることができ

・【図面の簡単な説明】

・【図1】本発明の第1の実施の形態に係る不揮発性半導 体メモリの一部を示す回路図。

・【図2】図1の半導体メモリの第1実施例に係る読み出 40 し系のセンスアンプ部を示すプロック図。

·【図3】図2中の複数の基準電位1A、1B、2A、2 B、3A、3Bとメモリセルの閾値電圧に応じて決まる ピット線電位1~4の高低関係を説明するために示す Ø.

・【図4】図1の半導体メモリの第1実施例に係るセンス アンプ部に供給する基準電位をベリファイ読み出しの時 と通常の読み出しの時とで異ならせるための基準電位制 御回路の一例として基準電位切換回路の一例を示す回路 図.

・【図5】図1の半導体メモリの第1 アンプ部に供給する基準電位をベリ と通常の読み出しの時とで異ならせ 御回路の第1実施例における基準電 として基準電位可変回路を示す回路 ・【図6】図1の半導体メモリの第2 アンプ部に供給する基準電位をベリ と通常の読み出しの時とで異ならせ めに示す図。

・【図7】図1の半導体メモリの第3 10 アンプ部に供給する基準電位をベリ と通常の読み出しの時とで異ならせ めに示す図。

・【図8】図1の半導体メモリの第4 し系のセンスアンプ部を示すブロッ ・【図9】図8中のセンスアンプ1、 複数組の基準電位の高低関係を説明 ・【図10】図1の半導体メモリの第 出し系のセンスアンプ部を示すブロ ・【図11】図10中の基準電位1、 位1、2、3、4との高低関係を誘

・【図12】図10中のセンスアンプ する回路の一例を示す回路図。

・【図13】図10中のセンスアンプ する回路の他の例を示す回路図。

·【図14】図13中の信号/VR、 状態になる恐れがある領域Aあるい るために示す図。

・【図15】図10中のセンスアンご する回路のさらに他の例を示す回記 ・【図16】図1の半導体メモリのタ のメモリセルに 1. 5ピット分の計 合にセンスアンプ部で用いる基準に 高低関係を説明するために示す。 ・【図17】一つの不揮発性メモリー

ータを記憶するようにした不揮発| 例における読み出し系のセンスア 図。

・【図18】図17のメモリにおけ 圧に応じた読み出し電位(ピット: 電位とメモリセルに記憶する2ビ 係を説明するために示す図。


・【図19】一つの不揮発性メモリ データを記憶するようにした不揮 用される不揮発性メモリセルの相 面構造を示す図。


・【図20】図17のメモリにおけ 夕の一般的な書き込みと消去を説 ミング図。


50


我开(V)

基準口位: 25年度位:










《図18】



·【図19】

